想用CPLD/FPGA来实现计数频率为300M左右的计数器，[hhblxm]

楼主:hhblxm 2004年10月14日10:22

想用CPLD/FPGA来实现计数频率为300M左右的计数器，不知道工程上可否实现？

第2楼:hhblxm 2004年10月14日15:18

顶一下，希望得到大侠的帮助！

第3楼:guest 2004年10月17日22:46

CPLD跑300M有困难，但可以预分频处理
可以在输入级加入一个10分频电路，这样CPLD只要跑30M就可以了。但是分辨率由1HZ下降到10Hz。

第4楼:hhblxm 2004年10月22日09:07

可以用FPGA呀。。。。

>>>>>>对该主题发表你的看法

本主题贴数4，分页： [第1页]