导航:
*第26568篇: 请教vhdl问题
楼 主:
请教vhdl问题library IEEE;
use IEEE.std_logic_1164.all;
entity dou is
port (
din: in STD_LOGIC;
clk: in STD_LOGIC;
dout: out STD_LOGIC
);
end dou;
architecture dou_arch of dou is
signal x,y:std_logic;
begin
process(clk)
begin
if clk'event and clk='1' then
x <=din;
y <=x;
end if;
dout <=x and (not y);
end process;
end dou_arch;
请问 x <=din;
y <=x;
是并行执行还是顺序执行？
第2楼:
进程内的语句一般是顺序执行的[em06]进程内的语句一般是顺序执行的
但是仿真的结果不对，如果顺序执行，是不是但是仿真的结果不对，如果顺序执行，是不是
din赋值给x
然后x赋值给y,
使x=din,y=x
我觉得这样理解仿真结果是错误的
dout <=x and (not y),那不是恒等于0吗？
请指教！！不胜感激
同问，怎么达到消抖目的同问，怎么达到消抖目的