我用synplify 综合的verilog 文件，生成*.e[dabendan]

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→我用synplify 综合的verilog 文件，生成*.e[dabendan]

*第24934篇: 我用synplify 综合的verilog 文件，生成*.edf工业标准文件

楼主:dabendan 2004年8月21日09:56

我用synplify 综合的verilog 文件，生成*.edf工业标准文件
我用synplify 综合的verilog 文件，生成*.edf工业标准文件，但调到maxpuls中编译不通过，错误信息：cann't find design file "carry_sum".请教这是何原因？
谢谢！

>>>>>>对该主题发表你的看法

本主题贴数1，分页： [第1页]