登陆
|
注册
|
搜索
|
最近新帖
发帖子
|
共享我的资料
|
精华帖子
|
热门话题
导航:
老古网
→
老古论坛
→
XMOS公共讨论区
→
XMOS开源项目区
→
单片机程序设计
→
嵌入式系统
→
广告区域
→
→[求助]关于Verilog使用的问题[strawberry]
*第20705篇: [求助]关于Verilog使用的问题
楼 主:
strawberry
2004年4月2日15:27
[求助]关于Verilog使用的问题
我在使用Active HDL工具编写程序，先前一直在进行行为级仿真，现在需要进行综合仿真，请问有什么综合工具可以提供使用吗？Thank you!
>>>>>>对该主题发表你的看法
本主题贴数
1
，分页：
[第1页]
[上一篇主题]:
钽电容
[下一篇主题]:
请教高手：关于Keil编译器
导航: 
楼 主:
[求助]关于Verilog使用的问题 [求助]关于Verilog使用的问题