登陆
|
注册
|
搜索
|
最近新帖
发帖子
|
共享我的资料
|
精华帖子
|
热门话题
导航:
老古网
→
老古论坛
→
XMOS公共讨论区
→
XMOS开源项目区
→
单片机程序设计
→
嵌入式系统
→
广告区域
→
→在verilog HDL中，wire和reg的使用方法有什么[lzh08_laogu]
*第18782篇: 在verilog HDL中，wire和reg的使用方法有什么区别？
楼 主:
lzh08_laogu
2004年1月23日04:39
在verilog HDL中，wire和reg的使用方法有什么区别？
在verilog HDL中，wire和reg的使用方法有什么区别？
第
2
楼:
seanwu
2004年1月24日21:18
最基本的概念, 编个程序编译一下就知道了
最基本的概念, 编个程序编译一下就知道了
>>>>>>对该主题发表你的看法
本主题贴数
2
，分页：
[第1页]
[上一篇主题]:
大虾们,请看看!!!!!!!!!!!!!
[下一篇主题]:
有搞过无绳电话软件的朋友吗?45M/48M
导航: 
楼 主:
在verilog HDL中，wire和reg的使用方法有什么区别？
最基本的概念, 编个程序编译一下就知道了 在verilog HDL中，wire和reg的使用方法有什么区别？ 最基本的概念, 编个程序编译一下就知道了