硬件:老古：在您的epm7128管脚图中定义了两个CLK信号[explore]

楼主:explore 2002年1月8日11:18

硬件:老古：在您的epm7128管脚图中定义了两个CLK信号，我有点怀疑，是不是一个为CLK,一个为ALE信号？请指点.

第2楼:老古 2002年1月8日14:06

一个是时钟，一个是普通的i/o。clk信号端是可以接普通i/o的。

第3楼:explore 2002年1月8日14:33

但是在您的epm7128管脚接法中，第21脚和第83都定义成CLK信号，并没有当做普通I/O用啊，请问这两个脚都接33M的晶振吗？

第4楼:老古 2002年1月8日16:47

一个是输入时钟，22。1184Mhz，clk是输出时钟，给pci总线用的。

第5楼:explore 2002年1月8日17:19

输出时钟的频率是多少，它是怎么得出来的，另外它对应的管脚是第21脚吗？

第6楼:老古 2002年1月8日21:11

输出时钟和输入时钟是一样的。22。1184Mhz

>>>>>>对该主题发表你的看法

本主题贴数6，分页： [第1页]