登陆
|
注册
|
搜索
|
最近新帖
发帖子
|
共享我的资料
|
精华帖子
|
热门话题
导航:
老古网
→
老古论坛
→
XMOS公共讨论区
→
XMOS开源项目区
→
单片机程序设计
→
嵌入式系统
→
广告区域
→
→用Verlog语言编写一个简单的寄存器,器件为xc95144[guest]
*第15641篇: 用Verlog语言编写一个简单的寄存器,器件为xc95144,使用Modelsim5。6A仿真软件,怎麽也不好使?
楼 主:
guest
2003年8月20日15:32
用Verlog语言编写一个简单的寄存器,器件为xc95144,使用Modelsim5。6A仿真软件,怎麽也不好使?
module latch(clk,in,out);
input clk;
input [3:0] in;
output [3:0] out;
reg [3:0] out;
always @(posedge clk )
begin
out[3:0] <=in[3:0];
end
endmodule
换成FPGA就好使,哪位大侠知道怎么解决?请帮忙!
>>>>>>对该主题发表你的看法
本主题贴数
1
,分页:
[第1页]
[上一篇主题]:
[求助]
[下一篇主题]:
求教版主:哪里有网络变压器E2023卖?(用在CS8900A)