楼 主:wbluan 2003年5月19日20:14

 不明白
请问，在cpld设计用max7000时，希望有几个不同的外部清零信号控制端，而在assign元件后，编译出现问题，所有的清零端只能在Global Clear引脚。可是我有一个模块不想跟全局一起清零，希望由外部的控制信号清，请问如何解决。我不可以有局部的clear 吗？如何设置？