楼 主:皓月当空 2003年5月6日23:38

 菜鸟求助！！
我想产生一个每32/64个clk出现一个脉冲的信号。我用max+plus的lpm_counter记数加与门来完成。
    但是仿真的时候除了在32/64个clk的地方出现脉冲外别的地方还会产生毛刺。毛刺严重影响结果。 
    请问各位大侠如何能产生一个没有毛刺的脉冲信号啊？谢谢！！

  
第2楼:荒原野草 2003年5月7日08:46

 竞争
应该是出现了竞争冒险问题,重新考虑时序,逻辑结构,消灭竞争问题.

  
第3楼:皓月当空 2003年5月7日14:13

 谢谢，但是~~~
谢谢！
我只是想产生一个如下的信号：
每32/64个clk一个脉冲。有别的什么方法实现吗？用的门越少越好~~~

  
第4楼:学习中 2003年5月11日10:58

 用一个计数器，用计数器q5或q6的输出端复位计数器

  
第5楼:tyrone 2003年5月11日15:30

 用VHDL写吧，很好用的

  
第6楼:麦迪那师 2003年5月11日16:29

 有毛刺？加个微分电路不就解决了？
有毛刺？加个微分电路不就解决了？