楼 主:wenedi 2003年4月16日14:52

 关于直接数字合成器(DDS)
关于直接数字合成器(dds)
wenedi@163.com
最近在研究直接数字合成器,有很多想法,但对于可实现性论证的时候出现了问题,还请大家帮忙看看能不能解决,在次先谢过了,有结果了我请大家吃饭.
要求:16位相位字,32位中心频率字,32位偏移频率字,16位幅度字,以及一些相关寄存器的使能控制信号线,数据线16位,前面的各种字都是由数据线分时写入,这些是不能变的,要求输出12mhz以上的余弦信号(模拟量)
我先说说我的方案
方案1:用fpga参考传统的dds理论写一个程序,完成调频,调相,然后作一个16*16的乘法器进行幅度调制,经d/a转换再滤波.
这个方案中遇到的问题
(1)乘法器的最快速度是不是能符合我们的要求,乘法的最长时间不能大于8ns,
(2)d/a的速度需要100mhz以上,数据最好16位并行输入,这样的dac我找到的不合适,大家有没有什么意见?
方案2:用fpga参考传统的dds理论写一个程序,完成调频,调相,用d/a(1)转换,幅度字也经过16位的d/a(2)转换输出信号作为d/a(1)的参考电压,d/a(1)的输出滤波.
这个方案遇到的问题在参考电压上,16位的高速dav的参考电压一般都内置,而且d/a的参考电压要求有个稳定时间,一般比我们要求的时间长,我们要求的时间是10几纳秒

  
第2楼:kirby 2003年4月16日15:05

 不做成ASIC几乎是不可能实现的。

  
第3楼:wenedi 2003年4月17日09:40

 能不能说说理由？

  
第4楼:huzimax 2003年4月16日18:44

 直接数字合成器(DDS)实现12M输出，好象太有困难
假设你用fpga使用高速成时钟，来进行高频调相等运算，且不说32位精度的调频，单16位相位来言，那你的fpga时钟要，12M*64K  才能达到你的精度，如果D/A只有100M，那你是靠什么来实现16位精度的相移，更何况还要有高频、调幅？

个人认为，做一个能达到此精度的数控的波形发生已经不容易了

  
第5楼:wenedi 2003年4月17日09:35

 但是好多公司的集成芯片输出不止12MHz
xilinx公司的virtexe器件有已经完成的核可以调用，ad9951可以输出200多兆的正弦波，而且是经过调相，调频，调幅得到。那据你所知，一般的硬件乘法器最快的速度能不能小于5纳秒？