如果clr p0.0，又把p0.0脚接高电平，会不会短路？[greenland]

楼主:greenland 2003年4月13日21:13

如果clr p0.0，又把p0.0脚接高电平，会不会短路？
如题所述。
同理，如果setb p0.0，又把p0.0脚接地，会不会短路？
如果不会，能不能再说说为什么。

该问题同样适用于其他所有i/o脚。

谢谢

第2楼:红心J 2003年4月13日21:20

因为内部有阻抗，所以不能称为短路。

第3楼:langren0468 2003年4月13日22:27

你搞的很特别哟！

第4楼:Kuang-chingTsui 2003年4月14日11:54

如果I/Opin直接连接VCC，又clr这个I/O，那么。。。。。
通过这个I/Opin的电流可能足以烧断pin的引脚！所以实际设计时很少这么干的。上拉电阻有时是必须的，这不同于你的用法。

第5楼:huzimax 2003年4月14日13:27

芯片的IO电流一般在20mA左右（拉和灌），20mA不应算是短路吧？

第6楼:Kuang-chingTsui 2003年4月14日13:33

按他的做法，IO接VCC并且清零那个IO，IOpin的吸收电流不止20mA呢！

>>>>>>对该主题发表你的看法

本主题贴数6，分页： [第1页]