导航: 
jessesung
基本资料
论坛属性
| 经验值： | 100 | 精华帖子： | 0篇 |
| 魅力值： | 100 | 帖子总数： | 33 篇 |
| 论坛等级： | 新手上路 | 被删主题： | 0 篇 |
| 威望值： | 0 | 被删除率： | 0.00% |
| 注册日期： | 2004/4/5 9:36:58 | 登陆次数： | 8 |
资产情况
| 现金货币： | 191 | 论坛职务：
无职务 |
|
| 股票市值： | 0 | ||
| 银行存款： | 0 | ||
| 总 资 产： | 191 | ||
最近活动－－
搜索该用户所有帖子
里面只有第一个是fpga，第二个是cpld，第三个应该是lattice 很低端的gal吧，最后一个不太清楚，感觉象是eeprom fpga有...-- 2004/9/28 9:19:51
cpld基于flash结构，最少也在万次左右！...-- 2004/9/21 22:23:07
多少钱？怎么交易？有没有售后的技术支持！ jessesung@sina.com...-- 2004/9/21 22:21:29
我使用的是h1102，如果另外两个兼容的话，就看你的Pcb的面积了，还要考虑供货！...-- 2004/9/21 22:20:14
pulse公司的！...-- 2004/9/21 22:18:57
你有没有加reset信号，将初始状态都设成0-- 2004/9/10 10:05:30
很容易呀！-- 2004/9/7 10:26:46
单片机选型！-- 2004/9/3 9:51:53
你是要找人layout还是找厂家制作！ jessesung@sina.com...-- 2004/8/31 10:19:23
什么意思，说的明确一些！...-- 2004/8/19 9:41:51
使用‘include 把你的ram模块包含进来，然后用instance的方法（类似vhdl的component)进行结构上的连接，就可以了...-- 2004/8/19 9:40:14
双向端口，实际上就是三态门，通过一个使能信号来控制三态门打开还是关闭，当打开时将内部的数据送出去，关闭时读取外部送进来的数据！ verilog里面&n...-- 2004/8/19 9:35:16
走45度的斜线也应该没什么问题！protel99se好像在布线规则里面设把！...-- 2004/8/10 9:37:37
现在的fpga工具软件都支持verilog，quartus,ise,activehdl,modelsim等等，想成为高手没有什么捷径，多实践，多练习！...-- 2004/8/10 9:36:01
我正在用，可以提供给你，jessesung@sina.com...-- 2004/8/6 10:50:11
我也要一份，jessesung@sina.com...-- 2004/8/6 10:41:35
这四个孔叫安装孔，一般是用来固定在机箱内的，分为金属化和非金属化，如果想你的板子只是用来支撑，可以做成非金属化的，他不和任何相连。一般的安装孔和机箱连接在一起，...-- 2004/8/6 10:40:50
可以用外部的epld来产生时序，建议采用从串配置方式，由cpld产生时钟和数据，同时监测progrom,init,configdone信号！...-- 2004/7/16 9:43:35
pcb的层压结构和你的走线的阻抗控制有关，同时也要考虑到厂家的基材的厚度，一般用1.6mm后的板子，1mm的如果器件多，过孔多，要考虑板子的机械强度问题。最好不...-- 2004/7/2 9:55:57
如果条件允许那么就做长度匹配，如果空间不够，不一定要长度匹配，频率不算高...-- 2004/6/18 9:26:00