hqhljm413 

 浙江大学2006IC设计讲座
[b]                       美国硅谷资深系统芯片设计专家高级培训
                            高级vlsi设计专题讲座
                     vlsi workshop - design verification

                        （2006年11月16日-19日  ，杭州）

      主讲者：
          美国西北理工大学教务长、          台南科技大学
          工学院院长、博士生导师            电子系
          许伯彰教授                        唐经洲 教授

※ 主办单位： 浙江大学—杭州高新区人才培养与实习基地
※ 承办单位： 浙江大学微系统研究与开发中心   美国西北理工大学
※ 授课时间： 2006年11月16日-19日
※ 授课地点： 杭州市高新技术产业开发区政府高级数字化教室
※ 学习费用： 3200元/人(含教材、午餐、证书、上机实验)
※ 结业证书： 颁发浙江大学微系统研究与开发中心和美国西北理工大学工学院联合证书  
※ 联系方式： 0571-87989804-204  
※ 传真：0571—87996402
※ 联系人： 胡老师（13735808494）           
※ 电子信箱：huhua-11@163.com
※ 报名地址：杭州市玉古路149号浙江大学国家大学科技园4f室
授课主题 
本研讨会主要定位于设计验证，讲解混合信号集成电路设计、版图布图之前(pre-layout)和之后(post-layout)的技术、流片后(post silicon)的设计确认问题。

目的

提供设计验证方面的经验
介绍用于设计验证的新工具和设计方法

适合对象
集成电路设计企业工程师，
对混合信号集成电路设计方面等有认识想在该领域获取知识的工程技术人员
高校微电子专业教师，
ic领域科研院所

主讲专家简介 

dr.paul hsu（许伯彰教授）

现任美国西北理工大学教务长、工学院院长、博士生导师。为美国硅谷卓越的微电子应用技术、超大规模集成电路和半导体芯片的资深设计专家。迄今已获得七项专利，发表技术专题报告近30篇。于1995年加盟英特尔公司，在微处理机产品部( mpg )负责第一代和第二代奔腾ii型微处理用0.35 um与0.25 um芯片控制电路、数字径路电路的设计和集成。继而又主持英特尔公司移动与手提式产品部( mhpg )特种电路设计小组, 负责移动式产品之高速i/o电路和电源控制电路的开发工作， 其中包括移动奔腾iii和奔腾iv之0.18 um与0.13 um芯片的第一代点到点gtl i/o电路、芯片组用786mhz lvds电路、小型笔记本计算机之低于1v / 1w微处理机设计等。以后又领导了移动平台结构小组( mpg )进行主电源控制系统的技术定义和开发，并参与高级周边组件诸如第三代io ( pci-express )和imvp(英特尔移动电压定位）技术标准的制定。目前，许伯彰博士正致力于无线移动通讯结构及其核心逻辑集成的研究开发工作。

prof. jing jou tang（唐经洲教授）

dr. tang received the b.s., m.s., and ph.d. degrees in electrical engineering from national cheng kung university, tainan, in 1986, 1988, and 1995 respectively. since 1995, he has been with the department of electronics engineering, southern taiwan university of technology (stut), tainan, taiwan. .he has been teaching vlsi design and mixed-mode layout for many years. during 2002-2005, he is a chair of the electronic engineering department and director of the integrated design center in stut. he was also a visiting professor at northwestern polytechnic university in fremont, ca. conducting research and teaching activities. dr. tang is a member on the board of governors of the p&l (prototype and layout) consortium, ministry of education. his current research interests include low-power, low-voltage, and high-performance integrated circuit design,  design for testability (dft) in digital circuit, iddq testing, design flow integration for deep submicron process, mixed mode layout techniques, optical proximity correction (opc) for nanoscale process, test pattern generation (tpg) for thin film transistor (tft) lcd, microprocessor and embedded system application. he has more than 60 articles in those areas and holds 3 patents. also he got more than 20 awards from the national software or hardware competition.

(中文授课，如需要课程中文翻译请来电索要或上网查看)
course outline 
day 1: functional verification 
· introduction to design verification 
o why design verification 
o verification plan 
· integrated and standalone functional verification
· functional verification for mixed signal design 
· bench design verification 
· regression test 
day 2: formal verification 
· why formal verification?
· formal verification for asic design 
· formal verification for custom or mixed signal design custom 
o design extraction 
o pattern matching 
o black boxing 
· equivalence check 
day 3: performance verification 
· logic synthesis and timing closure 
· parasitic extraction 
· timing analysis with on-chip variation 
· signal integrity verification 
· noise considerations and analysis (jitter, etc.) 
· post silicon performance verification 
day 4: reliability verification 
· design for manufacturability 
· reliability verification and physical design 
· reliability verification for power networks
reliability verification for signals
说明： 
· 4 days (32 hours) short course in november, 2006
· 8 hours per day. the format for each day can be 8 hour lectures or 6 hour lecture plus 2 hour laboratory & discussion depending on the availability of the cad tools required for hand-on practices.[/b]

发表时间:2006年9月28日11:05:06