导航: 老古网老古论坛XMOS公共讨论区XMOS开源项目区单片机程序设计嵌入式系统广告区域
→求教关于CPLD上全局时钟管脚的问题

* 93765: 求教关于CPLD上全局时钟管脚的问题

   jump 
jump发表的帖子 

 求教关于CPLD上全局时钟管脚的问题
我在硬件设计的时候把GCLK接地不用了,程序中有用到D触发器,时钟管脚用
CRL[1..0].CLK=WRN
WRN我是作为一个I/O输入脚,由单片机WR脚近来的。定义管脚后,编译通不过。只要不定义管脚,程序编译可以通过,但它会把WRN放到GCLK作为全局时钟来用。
请问不改变硬件的话,是不是要在MAXPLUS2上做什么定义啊?
请各位大侠帮忙一下,感激不尽!!!

发表时间:2006年5月31日9:13:47

  
回复该帖

本主题共有 1 帖,分页:>>>>>该主题的所有内容[1]条

 *树形目录 只列出部分跟帖的标题以及简单的摘要信息 该主题的部分跟帖如下:

[上一篇帖子]:檢查你安裝的軟件是否完整檢查你安裝的軟件是否完整
[下一篇帖子]:DSP网络下载学习板[IMG]http://www.chinadsp.cn/UploadFiles/