modelsim后仿真verilog代码，怎么看模块内定义的

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→modelsim后仿真verilog代码，怎么看模块内定义的

* 91277: modelsim后仿真verilog代码，怎么看模块内定义的reg的变化？

modelsim后仿真verilog代码，怎么看模块内定义的reg的变化？
verilog编写的代码，在modelsim里进行fpga的post-map仿真，怎么看verilog代码里定义的reg寄存器的值？现在只能看到模块端口的波形，模块内部定义的reg全部被变成门级的硬件了。
谢谢

发表时间:2006年4月6日19:45:05

回复该帖

本主题共有 1 帖，分页：>>>>>该主题的所有内容[1]条

*树形目录只列出部分跟帖的标题以及简单的摘要信息该主题的部分跟帖如下: