例子假设ClK的周期为500ns,脉冲为高有效。输入信号为A,输出信号为B。 always @( postedge clk) begin A_r0 <= A; A_r1 <= A_r0; B <=A_r0 & A_r1;
end 发表时间:2006年1月31日11:10:13