luvkyhj 

 大家评评这款微控器在哪方面应用最好
0 to 75MHz 1.8V processor
♦ 3.3/5V tolerant I/O
♦ Powerful arithmetic operations
♦ Barrel Shifter
♦ Harvard Architecture
♦ 64Kx16 Data Memory Space
♦ 16Mx16 Program Memory Space
♦ Built in Emulator (eICE)
♦ Low power operation
♦ 512/256/128Kbytes FLASH EPROM
♦ 24/16/8Kbytes SRAM
♦ MMU
♦ Power-saving code cache
♦ Code security feature
♦ External Host Interface
♦ External Memory Interface
♦ Fast Vectored Interrupts
♦ 2 off DUARTs
♦ Dual USART
♦ - Smart Card Interface
♦ - SPI
♦ - I2C
♦ - Infra-Red Link support
♦ I2S
♦ SPI
♦ Dual 7 channel 12-bit ADCs
♦ Dual 12-bit DACs
♦ Temperature Sensor
♦ Supply Voltage Sensor
♦ Power-On Reset
♦ USB 2.0 480Mbit On The Go
♦ 10/100 Ethernet MAC
♦ 4x32 LCD Controller
♦ 5 Multi Purpose Timers
♦ Watchdog Timer
♦ Long Interval Timer
♦ Clock Timer
♦ PWM timers
♦ PWM motor control
♦ Parallel Interface
♦ 136 General Purpose I/O pins
♦ Low power relaxation oscillator
♦ Interfaces to 8/16/32-bit

CPU Core
• 16-bit 75MHz core.
• Harvard architecture.
• Supports a full array of 16-bit
arithmetic operations, including both
signed and unsigned MULtiply and
DIVide instructions.
• 32MByte linear program memory.
• 128KByte linear data memory.
• Vectored interrupts.
• Full ICE debug support.
MMU
• Performs logical to physical address
translations.
• Translates between RAM, Program
Memory, and external memory
devices for both code and data
accesses concurrently.
• Lookup tables in RAM or Flash can be
mapped between each memory area.
• Up to 4 concurrent translations to
external devices from code addresses.
• Up to 4 concurrent translations to
external devices from data addresses.
• Programmable wait state generation.
• Concurrent accesses to same device
are prioritised.
• Translations are prioritised to allow
overlapped translations.
Flash Memory
• 512/256/128Kbytes, 16 bits wide.
• Organised into multiple sectors.
• Can be mapped into both code and
data spaces.
• Individual Flash sectors can be read
and/or write protected.
• Simple programming via JTAG
interface, with eICE support for
programming for user access.
Code Cache
• Individual cache entries can be locked.
• Can cache both User and Interrupt
Mode.
Static RAM
• 24/16/8Kbytes, 16 bits wide.
• Can be mapped into both code and
data spaces.
External Memory Interface
• 8 or 16-bit data bus.
• 16 or 24-bit address bus.
• Multiplexed address/data for 16-bit
data bus.
• External devices can be mapped into
both code and data space.
• Supports SRAM (bus) and SDRAM
interface modes.
• Supports up to 128M Single Data Rate
16-bit wide SDRAMs.
• Four Row/Column SDRAM address
multiplexing schemes.
• Supports SDRAM auto and self
refresh.
• Configurable timing.
• Supports low power SDRAM
suspend/standby mode.
• Single cycle data space access, code
space burst access in conjunction with
Code Cache.
• Hardware support for software
initialisation and refresh of SDRAM.
External Host Interface (EHI)
• Provides an interface to an external
host processor or FIFO.
• Supports both DMA and memory
mapped peripheral modes.
• Interrupt generated upon transfer.
DMA Mode:
• Supports master and slave mode
timings.
• 16/32-bit data bus.
• Request & Acknowledge control lines.
• Configurable master mode timing.
• DMA connection into internal SRAM
(11-bit block address, max 256 byte
block size).
• Internal DMA controller supports
circular and linked list buffer models.
Memory Mapped Mode:
• Selectable block size
256 x 16-bit data
8 x 32-bit data.
• Three control lines: chip select,
read/write direction and wait.
• Configurable control line senses.

DUART (2 off)
• Each DUART has two independent
RS232 compatible asynchronous
double-buffered serial ports.
• Supporting 5, 6, 7, or 8-bits of data
• 1, 1.5, or 2 stop bits.
• Even, odd or no parity.
• Automatic end-of-frame guard time
insertion of 0- to 64-bit periods.
• Receive time-out detection 0 to 64-bit
periods.
• Software Line Break generation.
• Programmable Baud rate generator.
• Interrupts generated on full and empty.
• Receiver error detection for false start
bits, parity errors and frame errors.
• Configurable data polarity.
• Over-sampling of received data for
noise immunity.
DUSART
• Two synchronous/asynchronous
double-buffered serial ports.
• Programmable baud rate generator.
• End of frame guard time insertion of 0
to 64-bit periods.
• Receive time-out detection 0 to 64-bit
periods.
• Receiver error detection for false Start
bits, Parity errors, Frame errors and
Buffer overflow.
• Configurable data and clock polarity.
• Configurable data packing, MSB or
LSB first.
• Over sampling of receive data for
noise immunity.
Asynchronous Interface:
• Asynchronous frames supporting 5, 6,
7, or 8-bits of data.
• 1, 1.5, or 2 stop bits.
• Even, odd or no parity.
• Full modem support using GPIO.
• Software Line Break generation.
Synchronous Interface:
• Local or external transmit and receive
clock.
• Full or half duplex.
• Frame sizes from 1 to 16-bits with
larger frames possible.
• Support for NRZ, RZ.
• PM, PWM and ASK modulation if used
in conjunction with PWM timer.
I2C:
• Two wire I2C compatible port.
• Address matching.
• ACK bit and wait state insertion.
• Multi-master arbitration.
• Supports 10-bit addressing and fast
mode.
SPI:
• Multi-slave SPI system.
• Four slave select lines.
• Both master and slave roles.
• Programmable serial clock polarity
and phase.
• Support for high speed directly
clocked operation and sampled filtered
operation.
Smart Card Interface:
• ISO 7816 compatible smart card
interface.
• Multiprocessor support.
• Byte level support for T=0 and T=1
transmission protocols.
• Detection and generation of the
transmission error signal for T=0
protocol.
• Automatic retransmission of corrupted
bytes for T=0 protocol.
• Independent controls for power and
ground switching.
• Hardware state machine for power up,
reset and shutdown sequences.
Infra-Red Link:
• Programmable baud rates.
• Support for low rate (  <115.2 kbps)
IrDA framing and modulation.
• Compatible with common ASK, PM,
PPM (e.g. RC-5) modulation schemes.
• Variable frame lengths up to 255 bits.
• Variable length multi-byte frames.
• Half duplex operation supported using
an integral transceiver frame duration
(maximum 1023 symbols) to separate
transmit and receive exchanges.
• Raw IR mode (software modem)
supported.
• Programmable start, stop, data length,
frame length and polarities.
• Programmable start and stop
sequences.
• Support for current and future frame
formats.
• Carrier frequency generation.
User Serial Port (USR):
• Provides direct access to internal
registers of each USART.
• Custom serial protocols may be
emulated.
• Up to 255 symbols per frame.
• Parity may be automatically inserted
or tested at the end of each frame.
• Start bit edge detection.
• Tx/Rx interrupts.
General Purpose I/O (GPIO)
• 136 memory mapped GPIO pins.
• Configured as input, output, or
bidirectional.
• Outputs driven, open drain, or tri-state
• Direct drive LEDs.
• Each input can generate an interrupt.
External Interrupts
• Any GPIO configured as an input can
generate an interrupt.
• Level or edge sensitive interrupts.
Parallel Interface (PIO)
• Two 16-bit parallel data ports.
• Outputs driven, open drain, or tri-state.
Timers
• 16-bit watchdog timer.
• 16-bit clock timer.
• 24-bit long interval timer.
• Two 16-bit PWM timers.
• Two 16-bit general purpose
timers/event counters.
• 16-bit event capture timer.
• Most timers have pre-scalars.
PWM
• Six PWM outputs specifically targeted
for simple motor control.
• Two independent period timers
allowing edge or centre aligned modes
of operation.
• Versatile clocking and timing of
independent channels.
• Pairing of multiple channels for multi
phase control.
• Fine control of PWM toggle points for
accurate control.
LCD Controller
• Support for direct and multiplexed
drive, 1 to 4 common backplane lines.
• Up to 32 data segment lines giving
control of up to 128 individual
segments.
• Simple register interface.
USB On-The-Go
• Complies with USB standard for highspeed
functions and On-The-Go
supplement to USB 2.0 specification.
• USB On-The-Go (OTG) Dual Role
device, supports point-to-point
communications with one high-speed,
full-speed or low-speed device.
• Supports Session Request and Host
Negotiation protocol.
• Supports Suspend and Resume
signalling.
• Supports a low-speed, full-speed or
high-speed single device when
operating as a host.
• Supports full-speed or high-speed
data transfer as a peripheral.
• Full and low speed operation supports
through an Internal PHY, with optional
support for an external USB 1.1 serial
transceiver.
• Full USB 2.0 OTG support via external
ULPI interface, allowing high speed
480 Mbit/sec transfer rate.
• Fast efficient DMA to internal memory
for EP data.
10/100 Ethernet MAC
• Supports 10/100 Mb/s data transfer
rate.
• Meets IEEE 802.3 CSMA/CD standard
• Standard MII PHY interface.
• Full or half duplex operation.
• Optionally supports serial ROM
interface for MAC address.
• Dedicated separate 64 byte receive
and transmit buffers.
• Hardware address filtering.
• Power saving features including
suspend and stop.
• Fast efficient DMA to internal memory,
supporting chained or ring based
descriptors.
I2S
• Inter-IC Sound standard (I2S)
compatible serial interface.
• One receive channel and one transmit
channel.
ESPI
• Enhanced SPI peripheral, separate
from the DUSART.
• Data transfer size of 8 to 16 bits.
• Four slave select lines.
• Operates as master or slave device.
• Programmable serial clock polarity
and phase.
• Support for multiple transfers with
programmable delay times.

Analogue Functions
• Dual 12-bit successive approximation
ADCs, with 10 bit, 8 bit and 6 bit
modes for faster conversion.
• Dual sample/holds for simultaneous
sampling of two channels.
• Up to 800 ks/s 6 bit on each ADC.
• Up to 500 ks/s 8 bit on each ADC.
• Up to 350 ks/s 10 bit on each ADC.
• Up to 200 ks/s 12 bit on each ADC.
• Dual 7 channel analogue input MUXs
with auto sequence.
• Single ended or differential conversion
modes.
• Conversion trigger from internal or
external timer event.
• Extended sample period for high
impedance sources.
• On-chip temperature sensor.
• On-chip power supply monitor.
• On-chip power-on reset circuit.
Dual 12-bit Flash DACs
• Maximum conversion time 4us
(settling to +/- 1 LSB).
• 12 bit resolution.
• Asynchronous (software triggered) or
synchronous (timer triggered)
conversion modes.
• Channel synchronous mode.
• DAC ready interrupt and wakeup
facility.
Clocks
• Uses one or two quartz crystals, a low
cost 32kHz watch crystal and/or a
higher frequency 5 to 10MHz crystal
for reduced clock jitter.
• Two independent PLLs enabling a
wide range synthesised clocks.
• Can generate internal clock
frequencies up to 200 MHz.
• Low power relaxation oscillator, with or
without external tuning resistor.
• Selection of clock source and PLL
frequency under software control.
C Compiler suite
• ANSI C Compiler.
• Validated to ANSI/ISO/FIPS-160.
• ANSI Standard Library.
• Macro Assembler.
• Software Simulator and debugger.
eICE Debugger Interface
• Real-time debug port.
• eICE can program internal Flash.
• When BREAK command is locked in
the cache, provides a large number of
address breakpoints.
• Commands include Reset, Stop, Run,
Run to Break.
• Non-intrusive read and write to any
core register, including PC.
• Read and write of any memory
location.
JTAG
• Access for test and boundary scan.
• Fast flash programming.
Power Saving Features
• Sleep mode with wake on interrupts.
• All peripherals have individual clock
domains and can be stopped when not
in use.
External Ports
• Peripherals are connected to multiple
device pins.
• Each port has a unique multiplexing
scheme to select port configuration.
• Two 4-bit ports.
• Sixteen 8-bit ports.
ecog1系列产品主要应用在远程数据遥测(可通电通信线路,电力线路,无线传输实线)手持式仪表设备(低功耗,多端口特点)电子手帐,电子销售终端机EPOS,数据记录仪,网络电话VOIP(我司有方案可提供)远程处理(音频及视频)网络相机(CMOS CAMERA有方案提供)保安系统,其它智能传感器或是智能系统.
详细参
有需要联系LUVKYHJ@HOTMAIL.COM
0750-3162392
CATHY.YANG

发表时间:2006年1月16日12:03:54