easegamer 

 新手上路，请教一些比较弱智的问题，高手不要笑话

初学fpga，要用cyclone II的ep1c6t144做个板,好多东西不明白。
1、时钟与pll部分
    dpclk引脚说是可以连接到global clock network，不知道怎么理解？到底是连在什么地方，可以连在时钟分/倍频之后，用作ad/da的启动转换信号，通用的i/o不是也可以吗？
   pll_out引脚可以用作pll的直接或者差分输出，那么其他引脚不可以吗？有什么区别？
   clk信号是不是就是不同的时钟源
2、芯片配置与JTAG接口经常同时使用，据说JTAG是写FPGA的，AS接口是写配置芯片的，是不是就是说AS接口刷过之后要芯片复位后才可以用，JTAG是直接就可以使用了，但是，下次复位FPGA里的内容消失？
问题比较多，比较弱质，大家不要笑话，呵呵
多谢高手指点。

发表时间:2005年12月17日11:55:13