mcumcu2011 

 [原创]千万别错过,学习FPGA培训那里好?深圳FPGA培训南山哪里有?
千万别错过,学习FPGA培训那里好?深圳FPGA培训南山哪里有?
【深圳信盈达FPGA培训机构】
咨询：13418910583刘工
可提供最多的多功能引脚、I/O标准、端接方案和差分对的FPGA在信号分配方面也具有最复杂的设计指导原则。尽管

Altera的FPGA器件没有设计指导原则(因为它实现起来比较容易)，但赛灵思的FPGA设计指导原则却很复杂。但不管是哪一种情况，在为I/O引脚分配信号时，都有一些需要牢记的共同步骤： 　
　1． 使用一个电子数据表列出所有计划的信号分配，以及它们的重要属性，例如I/O标准、电压、需要的端接方法和相关

的时钟。 　
　2． 检查制造商的块/区域兼容性准则。 　　
  3. 考虑使用第二个电子数据表制订FPGA的布局，以确定哪些管脚是通用的、哪些是专用的、哪些支持差分信号对和全局及局部时钟、哪些需要参考电压。 　
　4． 利用以上两个电子数据表的信息和区域兼容性准则，先分配受限制程度最大的信号到引脚上，最后分配受限制最小的。例如，你可能需要先分配串行总线和时钟信号，因为它们通常只分配到一些特定引脚。 　

　5． 按照受限制程度重新分配信号总线。在这个阶段，可能需要仔细权衡同时开关输出(SSO)和不兼容I/O标准等设计问题，尤其是当你具有很多个高速输出或使用了好几个不同的I/O标准时。如果你的设计需要局部/区域时钟，你将可能需要使用高速总线附近的管脚，最好提前记住这个要求，以免最后无法为其安排最合适的引脚。如果某个特定块所选择的I/O标准需要参考电压信号，记住先不要分配这些引脚。差分信号的分配始终要先于单端信号。如果某个FPGA提供了片内端接，那么它也可能适用于其他兼容性规则。 　　

6． 在合适的地方分配剩余的信号。 　　
在这个阶段，考虑写一个只包含端口分配的HDL文件。然后通过使用供应商提供的工具或使用一个文本编辑器手动创建一个限制文件，为I/O标准和SSO等增加必要的支持信息。准备好这些基本文件后，你可以运行布局布线工具来确认是否忽视了一些准则或者做了一个错误的分配。 　　这将使你在设计的初始阶段就和布局工程师一起工作，共同规划PCB的走线、冗余规划、散热问题和信号完整性。FPGA工具可能可以在这些方面提供帮助，并协助你解决这些问题，因此你必须确保了解你的工具包的功能。 　　你咨询一位布局专家的时间越晚，你就越有可能需要去处理一些复杂的问题和设计反复，而这些

可能可以通过一些前期分析加以避免。一旦你实现了满意的信号分配，你就要用限制文件锁定它们。 　　-------------

------ 　　基于CMOS的设计主要消耗三类功率：内部的（短路）、漏电的（静态的）以及开关的（电容）。当门电路瞬变

时，VDD与地之间短路连接消耗内部功率。漏电功耗是CMOS工艺普遍存在的寄生效应引起的。而开关功耗则是自负载电容，

放电造成的。开关功耗与短路功耗合在一起称为动态功耗。下面介绍降低静态功耗和动态功耗的设计技巧。
编辑本段降低静态功耗
简介
　　虽然静态电流与动态电流相比可以忽略不计，然而对电池供电的手持设备就显得十分重要，在设备通电而不工作时更是如此。静态电流的因素众多，包括处于没有完全关断或接通的状态下的I/O以及内部晶体管的工作电流、内部连线的电阻、输入与三态电驱动器的上拉或下拉电阻。在易失性技术中，保持编程信息也需一定的静态功率。抗熔断是一种非易失性技术，因此信息存储不消耗静态电流。

几种降低静态功耗的设计方法
　　·驱动输入应有充分的电压电平，因而所有晶体管都是完全通导或关闭的。 
　　·由于I/O线上的上拉或下拉电阻要消耗一定的电流，因此尽量避免使用这些电阻。 　
　  ·少用驱动电阻或双极晶体管，这些器件需维持一个恒定电流，从而增加了静态电流。 
　　·将时钟引脚按参数表推荐条件连接至低电平。悬空的时钟输入会大大增加静态电流。
 　 ·在将设计划分为多个器件时，减少器件间I/O的使用。 
　
　eX器件LP方式引脚的使用 　　
Actel eX系列设计了特殊的低功率“休眠”模式。在该引脚驱动至高电平800ns后，器件进入极低功率待机模式，待机电流小于100μA。在低功率模式下，所有I/O（除时钟输入外）都处于三态，而内核全部断电。由于内核被断电，触发器中存储的信息会丢失，在进入工作模式（在引脚驱动至低平200ms后）时，用户需再次对器件初始化。同样，用户也应关闭所有通过CLKA、CLKB以及HCLK输入的时钟。然而这些时钟并不处于三态，时钟就可进入器件，从而增加功耗，因此在低功率模式下，时钟输入必须处于逻辑0或逻辑1。 

　　有时用户很难阻止时钟进入器件。在此场合，用户可使用与CLKA或CLKA相邻的正常输入引脚并在设计中加进CLKINT。这样，时钟将通过靠近时钟引脚的正常输入进入器件，再通过CLKINT向器件提供时钟资源。 　　

   采用这种输入电路后，由于常规I/O是三态的，因此用户不必担心时钟进入器件。当然，增加一级门电路会产生0.6ns的较大时钟延时，幸好这在多数低功率设计中是可以接受的。注意应将与CLKINT缓冲器相关的CLKA或CLKB引脚接地。 　　

    此外还要注意，CLKINT只可用作连线时钟，HCLK并不具备将内部走线网连接到HCLK的能力，因而HCLK资源不能被常规输入驱动。换句话说，如果使用LP引脚就不能使用HCLK；使用HCLK时就应在外部截断时钟信号。

编辑本段降低动态功耗
　　动态功耗是在时钟工作且输入正在开关时的功耗。对CMOS电路，动态功耗基本上确定了总功耗。动态功耗包括几个成分，主要是电容负载充电与放电（内部与I/O）以及短路电流。多数动态功率是内部或外部电容向器件充、放电消耗的。如果器件驱动多个I/O负载，大量的动态电流构成总功耗的主要部分。 　

　对设计中给定的驱动器，动态功耗由下式计算 p=CL×V 2 DD×f 　式中，CL是电容负载，VDD是电源电压，f则是开关频率。总功耗是每个驱动器功耗之总和。 　
　
   由于VDD是固定的，降低内部功耗就要降低平均逻辑开关频率，减少每个时钟沿处的逻辑开关总数、减少连线网络，特别是高频信号连线网络中的电容值。对低功率设计，需要从系统至工艺的每个设计级别中采取相应预防措施，级别越高，

效果越好。

  这里是【深圳信盈达嵌入式实训学院】，单片机培训、嵌入式ARM培训、linux培训、PCB培训、FPGA培训，汇编C语言培训、Android培训、数电模电培训、cortex-m3培训！

　　“入门既不难，深造也是办得到的”，只要你有恒心、有决心，跟随我们的“连载”一步步走下去，将来就一定能在

单片机世界里遨游。嵌入式培训: 

更多信息详见公司网站：   嵌入式培训: 

当你需要的时候咨询电话：13418910583 刘工 QQ:2232894713刘工　

◆乘车路线：
布吉：300、322、366、372、309、357、371、m224、m233、m244、m265、m77、m215
宝安，福永，沙井方向乘331、310 、301、367、337、382 、305 
福田，罗湖，八卦岭 布吉乘 204、210、223 、373 、353 、382、305、356
龙华，梅林乘 234 、350 、324 、390 
西丽，石岩，南山等乘22、77、81、332 、M206、217 、226等各路公交车到南山中心南贸市场站或深发展南头支行站下车即到。龙华中心到民康路口下车即是

联系方式：
南山中心地址:深圳南山区南新路与桃源路交汇处苏豪名厦705室 (地铁桃源站) 公交：南贸市场站
龙华民治中心：深圳龙华民治大道东边商务大楼1188室（地铁民治站D出口）公交：民康路口站
沙井中心地址：深圳市宝安区沙井街道107国道与创新路交汇处广场1号大厦15楼 公交：上了市场站
布吉中心地址：深圳市布吉街道深惠路与百合路交汇百合银都国际D栋19G（地铁布吉站B出口）
龙岗中心地址：深圳市龙岗区南联路10号佰好大厦406（龙岗线南联地铁站C2出口前行30米即到）  

  


发表时间:2012年5月31日17:25:53