求救CPLD maxplus!!高手

求救CPLD   maxplus!!高手
请各位大虾帮帮忙了   小弟先谢过了  以下是程序的说明   要用 VHDL  和原理图  2种方法
      用1us内的脉冲的个数的办法来识别“0”、“1”信号。若计数值大于等于4，则表明发送信号为1；若大于或等于1且小于4，则表明发送信号为0；若计数值为0，则表明无发送信号
         此致
敬礼
                                  高手救救我吧我很菜的  再次谢谢了

发表时间:2005年5月24日9:27:49

回复该帖

本主题共有 2 帖，分页：>>>>>该主题的所有内容[2]条

78564.[详细]看看这个程序
摘要:module alu( CLOCK,C_Flag,Alu_Op, DATA_In,X_Reg,Y_Reg,A_Reg,SP_Reg,C_IN,Alu_Out); input&n......(1590字)
－ [jianghui82][730次] 2005年5月28日