导航:
* 73504: 用Verilog语言编写一个可重复触发的单稳态触发器
猫
猫发表的帖子
用Verilog语言编写一个可重复触发的单稳态触发器
用verilog语言编写一个可重复触发的单稳态触发器
输入d,reset;
输出q,要求q的有效脉冲宽度为50ms
发表时间:2005年2月24日17:24:53
回复该帖
本主题共有 1 帖，分页：>>>>>该主题的所有内容[1]条
*树形目录 只列出部分跟帖的标题以及简单的摘要信息 该主题的部分跟帖如下:
[上一篇帖子]:哪位朋友用过DAC714U。输出的结果和和想要的结果不一样，不知咱回事。请大家帮忙！
[下一篇帖子]:求购s3c44b0x开发板，二手的也行求购s3c44b0x开发板，二手的也行，要求保证质量，资料齐全