liufengzhong 

 [转帖]DEBUG_N 引脚的多核心设计推荐的做法是什么？
我当前正在设计一个将使用3 x XS1-L12A-128-TQ124和1 x XS1-L4A-128-TQ48的板。之前我已经成功完成一个类似的板，我有几个问题：

DEBUG_N 引脚的多核心设计推荐的做法是什么？
文档说引脚可以充当输入和输出，但随后的勘误表说应该缓存在多处理器的设计（如果引脚作为输入这显然不能工作）。在这个设计，我用着3 x XS1-L12A-128-TQ124和1 x XS1-L4A-128-TQ48 （没有DEBUG_N pin）。所以是debug_n 引脚在这是无用的设计？

回答：

是的，该文件指定该引脚作为输入和输出和多tile系统应该是缓冲的。所以，一些像你那样的设计该debug_n引脚不能用于任何目的。

发表时间:2014年8月20日16:00:41