新手vhdl仿真加信号时受阻,高手门过来看看我练习写个串行序列检测器,在用testbench加信号时要输入一个序列,如果直接像加时钟那样写的话会很麻烦,不知各位高手有没有什么高招可以减轻负担,比如用个随机序列函数之类的?? 小弟在此先谢过了 !! 发表时间:2004年10月25日21:13:58