想用CPLD/FPGA来实现计数频率为300M左右的计数器，

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→想用CPLD/FPGA来实现计数频率为300M左右的计数器，

* 64401: 想用CPLD/FPGA来实现计数频率为300M左右的计数器，不知道工程上可否实现？

想用CPLD/FPGA来实现计数频率为300M左右的计数器，不知道工程上可否实现？

发表时间:2004年10月14日10:22:32

*树形目录只列出部分跟帖的标题以及简单的摘要信息该主题的部分跟帖如下:

64422.[详细]顶一下，希望得到大侠的帮助！
摘要:......(无内容)
－ [hhblxm][906次] 2004年10月14日

64668.[详细]CPLD跑300M有困难，但可以预分频处理
摘要:可以在输入级加入一个10分频电路，这样CPLD只要跑30M就可以了。但是分辨率由1HZ下降到10Hz。......(86字)
－ [guest][1021次] 2004年10月17日

64959.[详细]可以用FPGA呀。。。。
摘要:......(无内容)
－ [hhblxm][880次] 2004年10月22日