请教：CPLD 的全局CLK问题

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→请教：CPLD 的全局CLK问题

* 60502: 请教：CPLD 的全局CLK问题

请教：CPLD 的全局CLK问题
请问：
     供CPLD的时钟一定要是接到全局时钟脚吗？
    因为，我在编译程序时给CLK重新定义引脚，出现错误；
             但我有块PCB（别人做的板），CLK没接在GLOBAL CLK 上，
    我该怎么办？
谢谢！

发表时间:2004年8月16日17:44:44

回复该帖

本主题共有 2 帖，分页：>>>>>该主题的所有内容[2]条

*树形目录只列出部分跟帖的标题以及简单的摘要信息该主题的部分跟帖如下:

60511.[详细]可以不用全局CLK的。自己定义就行了。
摘要:......(无内容)
－ [ap9805411][856次] 2004年8月17日