问个Verilog的问题？

问个Verilog的问题？
刚学习用hdl turbo writer时间不长，呵呵，工具还不怎么会用，问个弱问题，不吝赐教丫！
我知道用vhdl编程时有use library，可以调用一些库函数。但是用verilog的话，怎样调用一些基本模块呢？不知道我说的是不是清楚？比如我想调用一个256×8的ram。用verilog怎么办呢？

发表时间:2004年8月16日15:23:39

回复该帖

本主题共有 4 帖，分页：>>>>>该主题的所有内容[4]条

60503.[详细]书上有说，我也刚学，好象C语言样，用`include
摘要:书上有说，我也刚学，好象C语言样，用`include......(43字)
－ [dabendan][1008次] 2004年8月16日

60520.[详细]谢谢你给我回帖，但是'include 什么呢？像VHDL有USE li..
摘要:谢谢你给我回帖，但是'include 什么呢？像VHDL有USE library IEEE1641（呵呵，好像是，对VHDL不熟）重点是在哪里可以找到这些基本的模块的Verilog代码。我昨天在网上找了......(613字)
－ [shess][1247次] 2004年8月17日

60689.[详细]使用‘include 把你的ram模块包含进来，然后用instance的方法（类似vhd..
摘要:使用‘include 把你的ram模块包含进来，然后用instance的方法（类似vhdl的component)进行结构上的连接，就可以了......(105字)
－ [jessesung][1055次] 2004年8月19日