在verilog HDL中，wire和reg的使用方法有什么

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→在verilog HDL中，wire和reg的使用方法有什么

* 47857: 在verilog HDL中，wire和reg的使用方法有什么区别？

在verilog HDL中，wire和reg的使用方法有什么区别？
在verilog HDL中，wire和reg的使用方法有什么区别？

发表时间:2004年1月23日4:39:55

*树形目录只列出部分跟帖的标题以及简单的摘要信息该主题的部分跟帖如下:

47874.[详细]最基本的概念, 编个程序编译一下就知道了
摘要:最基本的概念, 编个程序编译一下就知道了......(38字)
－ [seanwu][818次] 2004年1月24日