clb 

 碰到的fpga的资源问题，不知道大家的情况怎么样？
最近作的一个程序，目标器件为spartan2-300e，用ise5.1开发，Synthesis之后报告用了47％的slice,但是map后的资源使用增加到了79％,这样整个设计就装不下了（还有别人设计的一部分）。不知道大家用的情况，map前后报告的资源使用差距有这么大吗？还是我有什么该设置的地方没设对？
希望大家多指点

发表时间:2003年6月17日11:50:46