如果采用并行的话，数据读入到DSP中后怎么办？

如果采用并行的话，数据读入到DSP中后怎么办？
首先谢谢你的指点。我还想请教一下：如果采用并行接法的话，就是说在A/D与DSP之间用CPLD或者FPGA做一个32位的锁存器，每完成4次A/D后DSP读一次数据，但是DSP每次读入32位数据就是4个象素点的内容，那么是不是又要把32位数据拆开（因为图像处理是一个一个象素点处理的）？这个问题困惑我好久了。谢谢！

发表时间:2003年6月16日22:07:11

回复该帖

本主题共有 4 帖，分页：>>>>>该主题的所有内容[4]条

34637.[详细]以上说法有误！
摘要:应该是“A/D与SRAM之间用CPLD或者FPGA做一个32位的锁存器”......(55字)
－ [yunlong][958次] 2003年6月17日