guest 

 !!! modelsim的问题 !!!
在进行如下操作时的错误：
SE Tutorial 
-->  >  Lesson 5 - Debugging a VHDL design 
---->  >  Compiling and loading the design 

错误信息：
vsim library_2.test_adder_structural
# vsim library_2.test_adder_structural 
# Loading C:/Mentor/Modeltech_5.7c/win32/../std.standard
# Loading C:/Mentor/Modeltech_5.7c/win32/../ieee.std_logic_1164(body)
# Loading library_2.test_adder_structural
# Loading library_2.testbench(adder8)
# Loading library_2.addern(structural)
# Loading library_2.gates
# Loading library_2.adder(structural)
# Loading library_2.xorg(only)
# Loading library_2.andg(only)
# Loading library_2.org(only)
# ** Fatal: (SIGSEGV) Bad pointer access.
#    Time: 0 ns  Iteration: 0  Process: /testbench/test file: C:/Mentor/Design/SimExamp/testadder.vhd
# FATAL ERROR while loading design
# Error loading design

发表时间:2003年5月20日0:35:48