cpld的几个基本问题！

cpld的几个基本问题！
小弟刚学cpld，有些基本概念不明白：
1，全局时钟：这是个什么概念？是不是外部时钟的输入，继而由这个
决定这片cpld的速度？？我看好多芯片，有些有多个global clock,
有些只有一个global clock,那么多个global clock的芯片如何选择决定
该芯片的工作clock??
2.听高手说比如电路中用到如：if(a'event and a='1') then （对a进行触发计数）
之类的语句时，对于输入a,最好得用选global clock，但如果只有一个、
global clock（已经用于主时钟）,那么将其他管脚分配给a，其稳定性好像
不高，那么有什么常用的解决办法？？
3.i/o口都是开漏的，那么要做i/o都一定加上拉？其他
没用的都得接地？？？
谢谢各位大虾指点！

发表时间:2003年5月5日18:36:37

回复该帖

本主题共有 5 帖，分页：>>>>>该主题的所有内容[5]条

28538.[详细]回复global clock
摘要:global clock 与其它输入引脚的区别就是它直接连到所有的宏单元.它接什么信号并不影响cpld的速度.不接也无所谓. ......(106字)
－ [荒原野草][1097次] 2003年5月5日

28562.[详细]如果A分配给普通I/O，只要能编译、综合、仿真通过，问题也不大
摘要:RE3：一般情况下不加上拉也无所谓，只是做输入的时侯，要注意不能悬空，没用的也没必要都接地，当然接地也无所谓......(105字)
－ [huzimax][979次] 2003年5月5日

28609.[详细]感谢“荒原野草”高手和huzimax高手的指点，小弟明白了！！！
摘要:......(无内容)
－ [ruanhan][1449次] 2003年5月6日