vhdl时钟抖动的问题!
在vhdl编程时用到时钟
比如if(clk'event and clk='1') then
。。。,现在我把普通的i/o口赋给clk,
这样好像抖动特别厉害,每按一下健都有好几个脉冲,
应该如何解决?还有如果我要将单片机和cpld通信,需要一个
同步时钟线,是不是将单片机的普通i/o口连到cpld的普通i/o就可以了
?我做的时候也感觉抖动特别厉害,还没有触发时钟脉冲,就
动作了好几下,不知大虾们有何经验,望传授一二,小弟感激不尽!!!!
发表时间:2003年5月4日22:09:02