那位cpld/fpga的高手能不能说一下如何才能优化综合？？

那位cpld/fpga的高手能不能说一下如何才能优化综合？？？
我这几天用vhdl语言在maxplus2下编个小程序，但是结果编译
通过，综合通不过，说是占用的宏单元太多了，后来
我改了顺序，比如用if else改成用case等，这样就可以了，
但是我的头脑还是比较模糊，不知要注意那些方面才能
达到最优化综合，占用最少的器件资源？？？
谢谢大虾指点！

发表时间:2003年4月30日16:14:42

回复该帖

本主题共有 2 帖，分页：>>>>>该主题的所有内容[2]条

40916.[详细]你其实遇到了代码风格问题。IF ELSE 生成的是选择器。CASE生成的是译码..
摘要:你其实遇到了代码风格问题。 IF ELSE 生成的是选择器。 CASE生成的是译码电路。 ......(78字)
－ [guest][890次] 2003年8月26日