导航:
* 10568: 硬件:CPLD并串转换求救！！
FZX
FZX发表的帖子
硬件:CPLD并串转换求救！！
我用EPM7128SLC84-15做了一个并串转换，但在时钟分解时（用CLK接138E1，E2。CLK1，
CLK2分别由Y0、Y1输出）始终有1位数据出现错误（Dn)。但去掉138又正常（只能用一个
CLK），但以前用分立的集成块没有问题，求救！！万分感谢！！！！！
发表时间:2002年9月1日18:45:00
回复该帖
本主题共有 2 帖，分页：>>>>>该主题的所有内容[2]条
*树形目录 只列出部分跟帖的标题以及简单的摘要信息 该主题的部分跟帖如下:
16574.[详细]回答：硬件:CPLD并串转换求救！！摘要:用仿真看看波形，可能有延时存在。 &n......(124字)
－ [liu][1109次] 2002年12月30日