2　数字AV产品的特点 　　 目前，数字AV产品除了廉价大众化的VCD机外，为了满足广大用户对音视频产品的品质要求，厂商又不断地开发DVD和数字电视等数字AV产品。数字AV产品的核心是DSP（Digital Signal Processor）系统，对音视频信号进行高速的数字信号处理，使人们视听享受达到较完美的境地。同时，由于数字信号处理的码率很高，如VCD视盘机MPEG1视频数据率和音频数据率之和约1．5 Mb／s；DVD MPEG2音视频可变码率平均为4．69 Mb／s，最大速率达10．7 Mb／s，可见码率之高，处理系统又与高速的存储器配合使用进行数据的读写。随着码率的不断提高，数字信号处理的速度越来越快，产生与速度成正比的大量干扰脉冲，且频率越来越高，幅度越来越大，结果对产品的抗干扰设计带来更大的难度，也是产品品质高低的关键所在。 

3　数字电路的常见干扰噪声　　对数字AV产品这样一个数字信号处理系统来说，常见以下几种噪声： 　　 
（1）电源噪声：在该数字系统中，主要由于受DSP电路、CPU、动态存储器件和其它数字逻辑电路在工作过程中逻辑状态高速变换造成系统电流和电压变化产生噪声，温度变化时的直流噪声以及供电电源本身产生的噪声等等。 　　
（2）地线噪声：在系统内，如果在各部分的地线之间出现电位差或者存在接地阻抗便会引起接地噪声。 　　
（3）反射噪声：传输线路各部分的特性阻抗不同或与负载阻抗不匹配时，所传输的信号在终端（或临界）部位发生反射，使信号波形发生畸变或产生震荡。 　　（4）串扰噪声：产生原因是由于扁平电缆或束捆导线等传输线之间，印制电路板内平行印制导线之间的电磁感应，以及高速开关电流通过分布电容等寄生参数把无用信号成分叠加在目的信号上引起的。 

4　电源和地线噪声的抑制 　　 在数字AV产品中大量地应用了CMOS的数字器件和数字模拟混合器件，如DSP芯片、CPU、动态RAM、D／A变换器和其它数字逻辑器件，当设备工作时这些器件同时工作会使电路板内的电源电压和地电平波动，导致信号波形产生尖峰过冲或衰减震荡，造成数字IC电路的噪声容限下降，而引起误动作，其原因是数字IC的开关电流I和电源线、地线的电阻R所造成的电压降eR＝IR与印条和元器件引脚的分布电感L所造成的感应电压降eL＝L（dI／dt）两者一起作用。 　　由图1的模型可以进一步说明，假如线路中的电流从50 μA变成2 mA，上升沿为10 ns，则电阻引起的压降为：eR＝IR＝2×200＝0．4，单位是mV，电感引起的压降是：eL＝L（dI／dt）＝400 ×（2 －0．05）／10≈78，单位也是mV。 　

　 可见由分布电感引起的电压降相当大。由于数字AV产品中有好多条高频数字信号线，因此，电源和地线的干扰是相当严重的。 　　 其次，由于一部分CMOS电路是数字模拟混合器件，如D／A转换器件，根据CMOS的基本理论，数字模拟二部分电路形成在同一个N－型的芯片上，假如只有数字部分电源VDD供电，尽管模拟电源未接，VDD的电能会转换到模拟部分N＋上去，VDD电压依然会出现于模拟电源VCC脚上。同样，VDD上存在的噪声亦会出现在VCC上，由于VDD和VCC上的噪声作用造成数模混合电路，如音频D／A PCM1710的THD＋N和动态范围下降，影响整机的性能。 　　为了抑制电源和地线噪声，在数字AV产品设计中可以采取以下措施： 　 （1）选用贴片元件和尽可能缩短元件的引脚长度，以减小元件分布电感的影响；选用噪声容限大的数字IC。 　
　 （2）在VDD及VCC电源端尽可能靠近器件接入滤波电容，以缩短开关电流的流通途径，用10 μF铝电解和0．1 μF独石电容并联接在电源脚上。对于MPEG板主电源输入端和MPEG解码芯片以及DRAM，SDRAM等高速数字IC的电源端可以用钽电解电容代替铝电解，因为钽电解的对地阻抗比铝电解小得多。 　
　 （3）印制板布局时，要将模拟电路区和数字电路区合理地分开，电源和地线单独引出，电源供给处汇集到一点；PCB布线时，高频数字信号线要用短线，主要信号线最好集中在PCB板中心，时钟发生电路应在板中心附近，时钟扇出应采用菊链式或并联布线，同时电源线尽可能远离高频数字信号线或用地线隔开。 　　          （4）印制板的电源线和地线印制条尽可能宽，以减小线电阻，从而减小公共阻抗引起的干扰噪声。 　　 
（5）对数模混合电路，VDD与VCC应该联到模拟电源VCC，AGND与DGND接到模拟地AGND，如图2所示，根据BB，PHILIPS，东芝公司实验结果，建议把D／A器件视为模拟器件，MPEG电路与D／A器件连接如图3，D／A器件必须置于AGND上，同时要提供一条数字回路供这些数字噪声／能量反馈回信号源，以减小数字器件的噪声对模拟电路的影响，使D／A器件的动态特性提高。 　
　 实测VCD机MPEG解压板数字电源VDD与模拟电源VCC的噪声电平如图4所示，由波形可知，电源上叠加的噪声电平已相当小，VDD噪声电平与VCC噪声电平波形基本一致，且数字电源噪声电平明显大于模拟电源的噪声电平，这说明这些干扰脉冲主要由数字信号产生的。 

5　反射干扰噪声的抑制 　　 在数字信号处理系统中，要进行很多时钟信号和数字信号的传输，因其传输线路始端和终端阻抗不匹配，所传输的信号会在阻抗不连续处发生反射，使传输的信号波形出现上冲、下降和振荡。反射还会降低器件噪声容限，加大延迟时间，而且如传输线传输时间与所传输的延迟时间大致相同，反射会带来严重的后果，有的使传输的信息产生错误，有的使电压超过电路的极限值影响电路的正常工作。 　　 传输线上阻抗不匹配，即特性阻抗为Z0的传输线与阻抗不等于Z0的信号源、负载电路、负载元件或者特性阻抗不等于Z0的线路连接。通常情况下，传输线是无损耗线，单位长度传输线的传输时间τ＝和特性阻抗，式中C，L为单位长度传输的分布电容和分布电感。 　　传输线最大匹配线长度lmax＝trv／k 式中：lmax??单位m 　　　tr??传输信号的前沿时间（μs） 　　 v??电磁波速度，1．4×108～1．4×108 m／s 　　 k??经验常数，一般取k＝4～5 　　 如果传输线的长度超过lmax，应在其始端和终端进行阻抗匹配。 　　 现在对信号在传输线上的传输过程做一分析：信号从始端出发，经传输线向终端负载，由于阻抗不匹配就会造成信号严重畸变。下面以VCD机机芯DSP信号输出端至MPEG板之间传输线为例进一步加以说明。用长10cm束捆线和长60 cm扁平电缆作传输线进行对比实验。先用束捆线作实验，用泰克TDS－520A数字示波器测得DSP输出端和MPEG板输入端的波形基本一致，以如图5所示BCK波形为例。 　　 由图5可见，BCK的上升沿时间Tr≈10 ns，其lmax＝50 cm，因此束捆线长度l＝10 cm＜＜lmax，因是短线，传输时间很短不必进行阻抗匹配。然而如把束捆线换成长60 cm的扁平电缆，BCK的波形如图6所示。 　　 由BCK波形知，换成扁平电缆后，波形畸变明显变大，主要是上升沿变差，上升时间tr变大和波形的波峰谷比变大。其原因是扁平电缆的长度l＝60 cm＞lmax＝50 cm，传输电缆要作长线处理，其阻抗必须进行匹配，DSP输入端的上升时间变长是由于反射至DSP输出端反射波的反射系数有正有负而形成波峰和波谷使上升时间tr变长，DATA，LRCK波形也有类似情况。 　　 通过上述比较实验，要抑制反射干扰，要设法使发送端和终端的阻抗匹配，或者把传输线的长度尽可能缩短，即l＜＜lmax，由于是民用产品，还要考虑到生产成本及生产加工过程方便等原因。 　　在数字AV产品中，采取的措施为： 　　
 （1）DSP输出端加适当电阻使之与束捆线和扁平电缆的特性阻抗基本相一致，发送端的阻抗基本匹配，抵消了数字信号脉冲上升／下降的过冲。 　　
 （2）把束捆线的长度缩短为l＜＜lmax，因线很短，波形畸变轻微。实际结果使DSP的波形明显改善，实际电路如图7所示。 　　
 （3）用终端二极管取代匹配电阻，此法已广泛应用于数字IC的芯片制作中，作为输入输出端的匹配和保护网络，如图8。这种匹配方法有以下优点：能改善终端波形；对发送端的电平高低没有影响；补设方便，同机有多个负载时达到最佳匹配；具有保护作用，有效抑 ......

>>返回讨论的主题