发表看法:[jump]求教关于CPLD上全局时钟管脚的问题

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→发表看法:[jump]求教关于CPLD上全局时钟管脚的问题

No.93765
作者：jump
邮件：zhpe14@yahoo.com.cn
ID：32375
登陆：4次
文章数：2篇
最后登陆IP：220.160.158.53
最后登陆：2008/12/3 14:31:31
注册：2005/3/22 12:43:07
财富：8
发帖时间：2006/5/31 9:13:47
发贴者IP：59.56.177.101
标题：jump:求教关于CPLD上全局时钟管脚的问题
摘要：No.93765求教关于CPLD上全局时钟管脚的问题我在硬件设计的时候把GCLK接地不用了，程序中有用到D触发器，时钟管脚用
CRL[1..0].CLK=WRN
WRN我是作为一个I/O输入脚，由单片机WR脚近来的。定义管脚后，编译通不过。只要不定义管脚，程序编译可以通过，但它会把WRN放到GCLK作为全局时钟来用。
请问不改变硬件的话，是不是要在MAXPLUS2上做什么定义啊？
请各位大侠帮忙一下，感激不尽！！！ ......

>>返回讨论的主题

发表回复
用户名	*您没有注册？
密码	*
验证码	* .
标题	*
心情	随便说说我回答你最新发现得意的笑气死我了真是没劲坚决同意表示反对大家过来好奇怪哟懒得理它大家小心
文件上传
内容	字体：字体大小：颜色：
点击加入表情
选项	有回复时用短消息通知您？

老古网执行：16毫秒最大：5186毫秒查询6次