No.8830
作者：dirty
邮件：@.com
ID：5645
登陆：8次
文章数：890篇
最后登陆IP：218.71.204.242
最后登陆：2003/8/12 16:17:07
注册：2001/8/15 10:36:00
财富：3654
发帖时间：2002/7/8 19:52:00
发贴者IP：61.171.110.89
标题：dirty:硬件:求救
摘要：No.8830硬件:求救 我用Altera_Cpld作了一个186（主CPU)控制sdram的控制接口，发现个问题：
要使得sdram读写正确，必须把186（主CPU)的clk送给sdram，而不能把clk经cpld的延时送
给sdram。
两者相差仅仅4ns。而时序通过逻辑分析仪测试没有问题。（看起来，经过延时的clk比不延
时的更好） 程序方面应该没有问题，因为该程序在xilinx器件上没有问题。 望各位高手指点一二。谢谢！！！！！！！！！！！！！！！！ ......
>>返回讨论的主题
| 
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→