No.79854
作者：liufengzhong
邮件：l_fz@sina.com
ID：149522
登陆：12次
文章数：695篇
最后登陆IP：183.13.93.245
最后登陆：2015/6/16 17:02:27
注册：2014/7/29 21:51:15
财富：3671
发帖时间：2014/8/30 12:55:36
发贴者IP：111.221.200.181
标题：liufengzhong:[转帖]在高采样率中核心时钟频率和作用
摘要：No.79854[转帖]在高采样率中核心时钟频率和作用 我已经编译成48-pin的XMOS芯片的XS1-L1型定制设计，相同数量的tile等。只有一对更改参考代码，包括带出的采样率。 当我流的采样率44.1-96，它完全可以在Mac和PC工作。当我运行176.4或192，它有S / PDIF输出和I2S输出数据错误。我的DAC的认识从板输出，但使用S / PDIF没有音乐，当我直接驱动DAC，具有I2S我得到的音乐，但很多噼里啪啦的音乐瞬态。我跟踪它追溯到了XMOS芯片，所以它不是我的辅助逻辑。我使用的是独立的USB供电，使USB电缆更少的数据错误，我用很短的USB连接线。 由于这种设计被编译成48-pin的芯片由第三方，我没有什么了解做。我只设计硬件。我已经派了第三方电子邮件，但他没有反应。因此，我在做什么，我可以自己来诊断问题。 我猜想，也许是核心平铺参考时钟可能太低的频率。我有困难想获得的JTAG debbuger工作，所以我可以简单地读出数字节点PLL配置寄存器。 有人能告诉我是什么外径，F和R ......
>>返回讨论的主题
| 
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→