发表看法:[qjlsy]硬件:请教：verilog

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→发表看法:[qjlsy]硬件:请教：verilog

No.7366
作者：qjlsy
邮件：qjlsy@263.net
ID：3289
登陆：8次
文章数：48篇
最后登陆IP：202.109.79.250
最后登陆：2006/5/31 11:00:47
注册：2002/3/22 15:57:00
财富：220
发帖时间：2002/5/10 22:17:00
发贴者IP：211.137.70.10
标题：qjlsy:硬件:请教：verilog
摘要：No.7366硬件:请教：verilog 将一个信号的多次采样值存在数据文件中。打算从这个文件读取该信号不同时段的激励值，
用于仿真。$readmemb读，每次都从文件头开始读，即读的永远是同一次采样值，如何能实
现读取多次采样值？还请高手指教！谢谢！ ......

>>返回讨论的主题

发表回复
用户名	*您没有注册？
密码	*
验证码	* .
标题	*
心情	随便说说我回答你最新发现得意的笑气死我了真是没劲坚决同意表示反对大家过来好奇怪哟懒得理它大家小心
文件上传
内容	字体：字体大小：颜色：
点击加入表情
选项	有回复时用短消息通知您？

老古网执行：16毫秒最大：2641毫秒查询8次