No.68435
作者：verilogxu
邮件：verilog331@sina.com
ID：28734
登陆：4次
文章数：1篇
最后登陆IP：219.234.124.93
最后登陆：2005/3/27 23:03:34
注册：2004/12/7 23:42:39
财富：112
发帖时间：2004/12/8 21:40:15
发贴者IP：219.234.121.191
标题：verilogxu:高手帮忙[原创]
摘要：No.68435高手帮忙[原创] 请问,如果时钟边沿变化太缓,在FPGA里面有那些方法可以对其进行整形.
还有,用VERILOG语言,能够写出一个时钟上升边沿变化很缓慢的测试时钟信号吗? 请问有没有经典任意倍频设计,任意分频设计代码,有的话能提供一份给我学习一下,谢谢 ......
>>返回讨论的主题
| 
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→