No.66109
作者：liufengzhong
邮件：l_fz@sina.com
ID：149522
登陆：12次
文章数：695篇
最后登陆IP：183.13.93.245
最后登陆：2015/6/16 17:02:27
注册：2014/7/29 21:51:15
财富：3671
发帖时间：2014/8/20 16:00:41
发贴者IP：111.221.200.181
标题：liufengzhong:[转帖]DEBUG_N 引脚的多核心设计推荐的做法是什么？
摘要：No.66109[转帖]DEBUG_N 引脚的多核心设计推荐的做法是什么？ 我当前正在设计一个将使用3 x XS1-L12A-128-TQ124和1 x XS1-L4A-128-TQ48的板。之前我已经成功完成一个类似的板，我有几个问题： DEBUG_N 引脚的多核心设计推荐的做法是什么？
文档说引脚可以充当输入和输出，但随后的勘误表说应该缓存在多处理器的设计（如果引脚作为输入这显然不能工作）。在这个设计，我用着3 x XS1-L12A-128-TQ124和1 x XS1-L4A-128-TQ48 （没有DEBUG_N pin）。所以是debug_n 引脚在这是无用的设计？
回答： 是的，该文件指定该引脚作为输入和输出和多tile系统应该是缓冲的。所以，一些像你那样的设计该debug_n引脚不能用于任何目的。 ......
>>返回讨论的主题
| 
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→