实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多

数设计修改仅限于增减元器件。通过调整PCB布局布线，能够

很好地防范ESD。

来自人体、环境甚至电子设备内部的静电对于精密的半导体芯

片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁

MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路

反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接

线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏

，需要采取多种技术手段进行防范。

在PCB板的设计当中，可以通过分层、恰当的布局布线和安装

实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多

数设计修改仅限于增减元器件。通过调整PCB布局布线，能够

很好地防范ESD。以下是一些常见的防范措施。

尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面

，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性

耦合，使之达到双面PCB的 1/10到1/100。尽量地将每一个信

号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元

器件、具有很短连接线以及许多填充地的高密度PCB，可以考

虑使用内层线。

对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线

紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接

。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于

13mm。

确保每一个电路尽可能紧凑。

尽可能将所有连接器都放在一边。

如果可能，将电源线从卡的中央引入，并远离容易直接遭受

ESD影响的区域。

在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层

上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的

距离用过孔将它们连接在一起。

在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的 ......

>>返回讨论的主题