No.60129
作者：sz20120406
邮件：383959053@qq.com
ID：130937
登陆：2次
文章数：69篇
最后登陆IP：111.222.53.176
最后登陆：2012/5/2 17:40:27
注册：2012/4/11 12:44:55
财富：101
发帖时间：2012/4/17 19:09:48
发贴者IP：183.14.195.239
标题：sz20120406:FPGA应用系统设计中应注意的问题
摘要：No.60129FPGA应用系统设计中应注意的问题 FPGA应用系统设计中应注意的问题
为了提高FPGA应用系统的抗干扰性能,应尽量采用多层印刷电路板,并有完整的GND层和电源层,从而提供几乎无限的电流吸收能力,起到防止噪声和为逻辑信号提供屏蔽的作用｡由于APEX EP20KE系列FPGA采用双电压体系,最好采用两个电源层,一个作为核心电源层,一个作为I/O电源层｡本设计采用了八层电路板工艺,其中有两个GND层､一个核心电压层､一个I/O电压层以及四个信号层,在实际调试中抗干扰性能明显强于以前的双面板系统｡如果在实际应用中对价格敏感,也可采用四层板工艺,其中应有一个完整的GND层,一个分割的电源层｡ FPGA器件的每一个电源和GND引脚都应当直接连接到电源和GND平面上,每一对电源和GND引脚都应当接上一个电源去耦电容器,而且尽可能靠近FPGA器件｡对于PQFP封装的器件,应当把去耦电容器集中在器件正下方电路板焊接面上,这样既达到了靠近器件的目的,又可以减少电路板的面积｡ 在电源线进入电路板的地方一般都放置一个100μF的大容量电容器,以稳定电源电压,但是这个电容器有时也会成为导致FPGA器件配置失败的隐患｡Altera器件在上电初始化时,首先实行一个POR(上电复位)延迟以等待电源稳定｡如果电源电压上升时间较长,超过了POR延迟时间,可能造成器件初始化不正确,导致功能失效｡当用EPC2配置APEX EP20KE系列FPGA时,POR延迟最大为200ms,所以电源电压上升时间不能超过这个时间｡如果出现系统上电时FPGA器件配置失败的情况 ......
>>返回讨论的主题
|
老古网执行：22毫秒 最大：7276毫秒 查询6次
|
|
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→