No.60085
作者：sz20120406
邮件：383959053@qq.com
ID：130937
登陆：2次
文章数：69篇
最后登陆IP：111.222.53.176
最后登陆：2012/5/2 17:40:27
注册：2012/4/11 12:44:55
财富：101
发帖时间：2012/4/17 17:54:16
发贴者IP：183.14.195.239
标题：sz20120406:FPGA的结构介绍
摘要：No.60085FPGA的结构介绍 FPGA的结构介绍
单元型FPGA主要由三部分组成:可配置逻辑模块CLB(Configurable Logic Block),输入､输出模块I/OB和可编程连线PI(Programmable Interconnect)｡对于不同规格的芯片,可分别包含8×8､20×20､44×44甚至92×92个CLB阵列,同时配有64､160､352､甚至448个I/OB以及为实现可编程连线所必需的其它部件｡图2所示是本设计中使用的XC2S30芯片的内部结构｡
Xinlinx公司的SpartanII系列FPGAXinlinx公司目前生产的FPGA有两类代表性产品一类是XC40003/Spartan系列另一类是Vir-tex/SpartanII系列｡这两类产品除具有FPGA的三种基本资源(可编程I/O､可编程逻辑功能模块CLB和可编程布线等)外还具有片内RAM资源｡但两种产品也有所不同｡其中XC4000E可以用于实现片内分布RAM,同时专门为实现可编程片上系统开发的Virtex系列,其片内分布RAM和块RAM都可以实现,并可实现片上系统所要求的其他性能,如时钟分配和多种电平接口等特性｡SpartanII系列与Virtex系列产品相比,除了块RAM数量少于Virtex系列产品外,其余有关性能(如典型门范围､线宽､金属层､芯内电压､芯片输入输出引脚电压､系统频率和所含DLL个数等)都基本相同,它的一个突出优点(也是本设计选用该系列芯片的主要原因)是:该系列产品是专门为取代掩膜门阵列的低价位FPGA,在达到门阵列数量时,其价格可与门阵列相比｡因此,本文介绍的时钟电路的设计选用SpartanII系列FP-GA中的XC2S30-5PQ208芯片来实现｡3 用FPGA实现时钟分频和分配如图2所示SpartanII系列芯片内部含有四个全数字延时锁定环(DLL),每一个DLL可驱动两个全局时钟分布网络｡通过控制DLL输出时钟的一个采样可以补偿由于布线网络带来的时钟延时,从而有效 ......
>>返回讨论的主题
|
老古网执行：16毫秒 最大：5186毫秒 查询6次
|
|
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→