发表看法:[dzyjc7]DSP 处理器与通用处理器的比较

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→发表看法:[dzyjc7]DSP 处理器与通用处理器的比较

No.59277
作者：dzyjc7
邮件：dzyjc7@163.com
ID：130961
登陆：2次
文章数：10篇
最后登陆IP：111.222.53.176
最后登陆：2012/5/2 17:47:51
注册：2012/4/12 17:44:00
财富：101
发帖时间：2012/4/12 17:47:24
发贴者IP：183.14.193.84
标题：dzyjc7:DSP 处理器与通用处理器的比较
摘要：No.59277DSP 处理器与通用处理器的比较考虑一个数字信号处理的实例，比如有限冲击响应滤波器（FIR）。用数学语言来说，FIR 滤
波器是做一系列的点积。取一个输入量和一个序数向量，在系数和输入样本的滑动窗口间作乘法，然后将所有的乘积加起来，形成一个输出样本。
类似的运算在数字信号处理过程中大量地重复发生，使得为此设计的器件必须提供专门的支
持，促成了了DSP 器件与通用处理器（GPP）的分流：
对密集的乘法运算的支持
GPP 不是设计来做密集乘法任务的，即使是一些现代的GPP，也要求多个指令周期来做一次乘法。而DSP 处理器使用专门的硬件来实现单周期乘法。DSP 处理器还增加了累加器寄存器来处理多个乘积的和。累加器寄存器通常比其他寄存器宽，增加称为结果bits 的额外bits 来避免溢出。同时，为了充分体现专门的乘法-累加硬件的好处，几乎所有的DSP 的指令集都包含有显式的MAC 指令。
存储器结构
传统上，GPP 使用冯.诺依曼存储器结构。这种结构中，只有一个存储器空间通过一组总线（一个地址总线和一个数据总线）连接到处理器核。通常，做一次乘法会发生4 次存储器访问，用掉至少四个指令周期。大多数DSP 采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器核，允许同时对它们进行访问。这种安排将处理器存贮器的带宽加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP 得以实现单周期的MAC指令。
还有一个问题，即现在典型的高 ......

>>返回讨论的主题

发表回复
用户名	*您没有注册？
密码	*
验证码	* .
标题	*
心情	随便说说我回答你最新发现得意的笑气死我了真是没劲坚决同意表示反对大家过来好奇怪哟懒得理它大家小心
文件上传
内容	字体：字体大小：颜色：
点击加入表情
选项	有回复时用短消息通知您？

老古网执行：16毫秒最大：8312毫秒查询6次