No.5208
作者：konglinhust
邮件：konglin_3210@163.com
ID：83580
登陆：1次
文章数：1篇
最后登陆IP：211.69.201.27
最后登陆：2007/7/11 18:19:17
注册：2007/7/11 17:56:57
财富：105
发帖时间：2007/7/11 18:19:18
发贴者IP：211.69.201.27
标题：konglinhust:[求助]!!!!高手帮我解决vhdl程序中的inout口问题
摘要：No.5208[求助]!!!!高手帮我解决vhdl程序中的inout口问题 我设计的硬件是用pc104和一片MAX7000S的芯片之间进行通信，要求通过pc104发送的地址信号和读写信号进行译码，通过max7000s选通3片D/A芯片，另外，还要在max7000s芯片中模拟一片74f245（当地址为0x278h时，SD[0-7]赋给KOUT[0-7]，并且要求KOUT[0-7]具有锁存功能，当地址为X279-0X27B时，SD分别接收KIN[0-23的数据）和一片74LS73,因此其中的sd口设置为双向口。但是程序在编译通过后仿真时出现的波形很乱，达不到我想要的结果。不知道是程序的问题还是仿真的问题。麻烦高手们指点迷津！！！
原程序如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY new2 IS
PORT (SD:INOUT STD_LOGIC_VECTOR(7 DOWNTO 0);
SA:IN STD_LOGIC_VECTOR(11 DOWNTO 0);
KIN:IN STD_LOGIC_VECTOR(23 DOWNTO 0);
TBM,TBS,IOWX,IORX:IN STD_LOGIC;
LDAC:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
DACS:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
KOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
RW,RESET:OUT STD_LOGIC);
--REGISTER TEMP(7 DOWNTO 0);
END new2;
ARCHITECTURE behav OF new2 IS
--SIGNAL TEMP: STD_LOGIC_VECTOR(7 DOWNTO 0);
--signal TEMP_DATA_OUT: std_logic_vector (7 downto 0);
BEGIN
A:PROCESS(SA,IOWX) IS
BEGIN
IF(SA(11 DOWNTO 3)="001001110" AND IOWX='0') THEN
DACS(0) <='0';
RW <='0';
LDAC(0) <='0'; DACS(1) <='1';
LDAC(1) <='1';
DACS(2) <='1';
LDAC(2) <='1';
ELSIF(SA(11 DOWNTO ......
>>返回讨论的主题
| 
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→