发表看法:[explore]硬件:请教老古：CPLD设计问题？

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→发表看法:[explore]硬件:请教老古：CPLD设计问题？

No.4857
作者：explore
邮件：qq7100@sina.com
ID：4074
登陆：2次
文章数：42篇
最后登陆IP：61.50.116.66
最后登陆：2003/3/19 12:20:59
注册：2002/1/7 12:50:00
财富：57
发帖时间：2002/1/15 17:10:00
发贴者IP：211.149.249.15
标题：explore:硬件:请教老古：CPLD设计问题？
摘要：No.4857硬件:请教老古：CPLD设计问题？我用CPLD进行逻辑设计时，也用了10个寄存器，但编译时，我发现每个寄存器(每个寄存器
是通过8个DFFE构成的）都要占用8个LCELL(即宏单元),这样的话10个寄存器就要占用80个
LCELL，而你却只用了67个
LCELL，请教老古：1.你是怎样使LCELL的占用量减小的？2.怎样使寄存器不占用LCELL？
3.如果你根本就没用上用DFFE做成的寄存器，那你的寄存器是怎么做成的？ ......

>>返回讨论的主题

发表回复
用户名	*您没有注册？
密码	*
验证码	* .
标题	*
心情	随便说说我回答你最新发现得意的笑气死我了真是没劲坚决同意表示反对大家过来好奇怪哟懒得理它大家小心
文件上传
内容	字体：字体大小：颜色：
点击加入表情
选项	有回复时用短消息通知您？

老古网执行：0毫秒最大：5186毫秒查询6次