No.35665
作者：xufeng5581
邮件：xufeng@fpgastation.cn
ID：13284
登陆：4次
文章数：2篇
最后登陆IP：117.61.185.75
最后登陆：2009/8/6 22:15:25
注册：2003/6/26 16:59:14
财富：63
发帖时间：2003/6/26 17:04:18
发贴者IP：61.172.111.50
标题：xufeng5581:VHDL vs Verilog HDL我该如何选择?
摘要：No.35665VHDL vs Verilog HDL我该如何选择? 硬件描述语言的诞生及电子设计自动化工具的发展早在1970年代末期至1980年代初，美国国防部（The United States Department of Defense），为方便管理有关武器承包商的电子电路技术文件，使其遵循统一的设计描述接口，以便在将来若有新技术推出后，仍能重复再使用（reuse）原设计，因而发展了名为VHSIC（Very High Speed Integrated Circuit） 的计划。最初，其目的是希望能制定一个标准的文件格式（format）及语法（syntax），而各武器承包商及其分包商，均须遵循此一标准语法格式，描述其设计之电路。然而，它的最终的目的－恰如其名：VHSIC，却是希望能藉此刺激，创造出下一世代高速集成电路的设计接口，以期能突破各种大规模集成电路在设计上的不便。 计划初期的成果令人雀跃；可惜的是，由于当时的文件格式，仅能以gate level的方式描述电路，一旦面对数万逻辑闸以上的设计时 ，那实在是极其复杂且非常具挑战性的苦差事；事实上，这可能比用徒手直接绘制电路图，还要令人头疼。于是，一种改良的电路描述方式－“VHSIC硬件描述语言”（VHSIC Hardware Description Language）便在1982年正式诞生；这也就是习称的VHDL。其后，并于1986被「国际电机电子工程协会」（International Electrical & Electronic Engineering , IEEE）收纳为其标准之一；文件编号为IEEE standard 1076。在此同时，一家名为Gateway Design Automation的公司，亦于1984发表了一种相似于VHDL的硬件描述语言－Verilog HDL。不同于VHDL的是，Verilog HDL在发展之初，便是企图能以程序语言接口（Programming Language Interface, PLI）为基础，创造一个以计算机辅助设计为导向的自动化电路设计环境 ；基于此一原则，Verilog便被设计成一种语法极具亲和力的硬件描述语言。先前提及，由于美国国防部在发展VHDL语言之初，主要的目的只是希望制定一个设计标准，以便将来若有新技术推出后，仍能重复再使用（reuse）原设计。由于其牵涉到国防大计，想当然尔，其语法的制定便须尽可能地严谨；不幸的是，这个优点却成为往后推展VHDL语言时的致命伤。以软件的程序语言来比较，VHDL的语法即有如PASCAL般的严谨；反之，Verilog的语法却与当时流行的C语言极为类似（事实上，Verilog大部分语法的制定，其灵感便是来自于C语言）。所以，虽然Verilog在发表的时程上，比VHDL晚了近两年，但是当时Verilog受欢迎的程度却远超过VHDL。
Verilog成功的原因，并不单纯只因它那具亲和力的语法；基本上，商业上的应用才是它致胜的关键。。原本Gateway本身便是以提供EDA工具为主业，它们非常了解当时ASIC晶圆厂（Applica ......
>>返回讨论的主题
|
老古网执行：16毫秒 最大：78531毫秒 查询6次
|
|
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→