No.34730 作者:caicaipp 邮件:stonesp@sina.com ID:13057 登陆:2次 文章数:3篇 最后登陆IP:202.103.243.98 最后登陆:2003/6/18 8:17:22 注册:2003/6/15 15:42:37 财富:60 发帖时间:2003/6/17 18:20:55 发贴者IP:202.103.243.98 标题:caicaipp:[求助]请教VHDL高手。谢谢!!! 摘要:No.34730[求助]请教VHDL高手。谢谢!!! 急啊!!!!!!!!!!!!!!!! 我想做一个计数器,(假设是8位的) 现在有一个信号是 STD_LOGIC 类型的 (是输入量,标号位 u 吧) 一个时钟 clk 目的,当 u 改变时( 跳变 0-> 1 或者是 1-> 0 ) ——这个我不知道怎么做? 计数器清零 否则,时钟的上升沿,计数器 加 1 请教高手。 谢谢各位。 [/size][/size][/size] ......
>>返回讨论的主题
|