发表看法:[ruanhan]vhdl程序在maxplus2综合时遇到

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→发表看法:[ruanhan]vhdl程序在maxplus2综合时遇到

No.27652
作者：ruanhan
邮件：ruanhan2001@163.com
ID：3825
登陆：15次
QQ：19617687
文章数：113篇
最后登陆IP：220.112.6.208
最后登陆：2005/7/3 21:32:36
注册：2002/11/10 14:20:00
财富：494
发帖时间：2003/4/27 20:13:09
发贴者IP：202.113.4.66
标题：ruanhan:vhdl程序在maxplus2综合时遇到的问题：
摘要：No.27652vhdl程序在maxplus2综合时遇到的问题：小弟买了一个cpld学习板，片子为emp7128sl84-15，编译环境为
maxplus2 10.2版本的，刚开始编个小程序，结果出现了麻烦：
程序的功能是和计数器的功能类似，对上升沿脉冲进行计数，
process(clk)
if(clk'event and clk='1') then
计数。。。
语法等都没有问题，编译也能通过，现在的问题是：
对clk管脚分配的问题，我将管脚20（普通i/o口）分配给
clk，编译通过，但是综合的时 ......

>>返回讨论的主题

发表回复
用户名	*您没有注册？
密码	*
验证码	* .
标题	*
心情	随便说说我回答你最新发现得意的笑气死我了真是没劲坚决同意表示反对大家过来好奇怪哟懒得理它大家小心
文件上传
内容	字体：字体大小：颜色：
点击加入表情
选项	有回复时用短消息通知您？

老古网执行：14毫秒最大：78531毫秒查询6次